| 您现在的位置：首页 > 技术资料 |  上载库存 |
|
基于ADSP21160的高速并行信号处理板设计 工作于高频波段(３～３０ＭＨｚ)的高频地波雷达是一种新体制雷达，具有优异的超视距探测能力，可应用于海态遥感以及对海面舰船目标和海上飞行目标进行探测与跟踪。雷达信号处理机是高频地波雷达的重要组成部分，由于在雷达信号处理过程中采用了大量复杂的信号处理算法，因此要求信号处理机具有每秒超过百亿次浮点运算的处理能力，如此高的处理速度在目前的技术条件下是无法用单片ＤＳＰ实现的，需要采用并行处理技术才能解决处理速度上的需求。实现高频雷达信号处理机的高速处理能力，结构上要由多块信号处理板组成，而且多块处理板需并行工作，且每块处理板上要有多个并行工作的处理器。现有的商品化信号处理板通常与实际需求有较大差异，自行研制信号处理板，可以在信号处理算法和系统结构、处理器及存储器配置等实际需求方面得到匹配和优化，使系统的可靠性和可维护性得到提高，同时系统的成本也得以大幅度降低。 ＡＤＳＰ２１１６０ADSP21160是ＡＤ公司的新一代ＳＨＡＲＣ数字信号处理器，它对ＡＤＳＰ２１０６ｘADSP2106X进行了扩充和提高，进一步提高了并行处理能力，且具有卓越的浮点运算能力。本文介绍的信号处理板是基于ＡＤＳＰ２１１６０ADSP21160处理器设计，达到了系统性能要求。由于ＡＤＳＰ２１１６０ADSP21160工作主频为１００ＭＨｚ，采用ＢＧＡ封装，使得电路的设计难度加大，所以在硬件设计的过程中，需要运用高速电路设计方法进行设计。该电路板的设计利用了ＥＤＡ软件，采用了合理的ＰＣＢ层叠，并通过优化电路布局布线、采用端接技术抑制信号反射和减少串扰，进行信号完整性分析和仿真，确保了信号处理板稳定可靠地工作。 １ 并行信号处理板设计 １．１ ＡＤＳＰ２１１６０ADSP21160的性能特点 ＡＤＳＰ２１１６０ADSP21160的工作主频为１００ＭＨｚ，指令周期为１０ｎｓ，可进行３２ｂｉｔ定点及３２ｂｉｔ或４０ｂｉｔ浮点运算，单片能提供高达６００ＭＦＬＯＰＳ的运算能力； 具有单指令多数据流（ＳＩＭＤ）内部结构，有两个３２ｂｉｔ的计算单元，每个单元包括算术逻辑单元（ＡＬＵ）、移位器（Ｓｈｉｆｔｅｒ）、乘累加器（ＭＡＣ）、数据寄存器（Ｄａｔａ Ｒｅｇｉｓｔｅｒ），且保持与ＡＤＳＰ２１０６ｘADSP21160X代码高度兼容； 集成独立的Ｉ／Ｏ处理器，片内具有４Ｍｂｉｔ双口ＳＲＡＭ，片外具有４Ｇ字的统一寻址空间； ＰＭ、ＤＭ和Ｉ／Ｏ总线都达到了６４ｂｉｔ，支持新的同步主机接口协议，链接口吞吐量增加到１００ＭＢｐｓ，可使处理器之间的数据吞吐量增加； 支持多至６片并行处理器互连，片内具有分布式总线仲裁逻辑，不需任何附加逻辑电路 外端口支持统一的地址空间，每一个处理器可直接读写任何一个并行处理器的内存； ＤＭＡ通道增加到１４个，每个设备都具有单独的ＤＭＡ通道，其中链接口占６个，串口占４个，外端口占４个，打包模式支持６４ｂｉｔ的外部和内部总线。 ＡＤＳＰ２１１６０ADSP21160是ＡＤ公司的第二代ＳＨＡＲＣ处理器，与第一代ＳＨＡＲＣ处理器ＡＤＳＰ２１０６０ADSP21160相比，处理能力得到了大幅度的提升，单片ＡＤＳＰ２１１６０ADSP21160具有５片ＡＤＳＰ２１０６０ADSP21060的运算能力，两款处理器的测试性能对比如表１所示。
１．２ 处理板的拓扑互连设计 根据雷达信号处理系统整体性能和算法的需要，以及ＡＤＳＰ２１１６０ADSP21160在结构上支持多处理器并行处理的特点，利用４片ＡＤＳＰ２１１６０ADSP21160进行信号处理板设计。处理板的拓扑互连结构如图１所示。处理器＃１、＃２和处理器＃３、＃４分别由局部数据总线和地址总线相连，构成处理板上两个并行运算子模块，每个运算子模块分别共享２Ｍ×６４ｂｉｔ的大容量片外ＳＲＡＭ，两个运算子模块基本平衡对称。这样设计不是简单地将板上的４片处理器直接用总线相连，其好处是可减少处理器对总线的竞争，使得处理器对总线的操作更加灵活，有利于处理器对存储器的数据读写操作和算法的实现。 各处理器间由链接口互相连接，每个处理器都可与其余的３个处理器进行高速的点对点通信，每个处理器都有１个链接口连接到处理板的ＶＭＥ总线接口，便于板间的互连通信以及与商品化信号处理板配合使用。其余８个链接口保留到前面板，可用来与其它的信号处理板通信，构成多维信号处理系统，这些都为板间的数据传输提供了极大的便利。通过处理板上ＶＭＥ总线接口，多块处理板可插在ＶＭＥ背板上并行工作，处理板可通过ＶＭＥ总线与其它的处理板及主机通信，构成完整的信号处理机系统。该处理板在硬件结构上具有简单、可靠、高效的优点，有利于任务灵活分配和算法高效实现。
雷达信号处理机系统基于ＶＭＥ总线，各信号处理板模块通过ＶＭＥ总线进行板间互连通信及与主机通信。ＶＭＥ总线采用独立的３２ｂｉｔ地址总线及３２／６４ｂｉｔ数据总线，使总线传送率达到了８０ＭＢｐｓ；ＶＭＥ总线支持面向多主设备的并行处理，建立了一套完整的总线仲裁机制，很好地解决了总线资源的合理分配；ＶＭＥ总线具有中断处理机构，具备实时响应能力。这些特点使得ＶＭＥ成为性能优秀、Ｉ／Ｏ吞吐能力强、应用最为广泛的开放总线标准之一。 信号处理板上的ＶＭＥ总线采用ＶＭＥ６４标准，地址总线宽度为３２ｂｉｔ，数据总线宽度为６４ｂｉｔ。接口芯片选用Ｃｙｐｒｅｓｓ公司的ＶＩＣ６４VCI64芯片，可实现宽度为６４ｂｉｔ的数据传输，这与ＡＤＳＰ２１１６０ADSP21160的数据总线宽度６４ｂｉｔ相符。ＶＩＣ６４可分为ＶＭＥ总线接口端和局部总线端，其ＶＭＥ总线接口端符合ＶＭＥ６４标准，可与ＶＭＥ总线直接相连；但是ＶＩＣ６４局部总线端与ＡＤＳＰ２１１６０ADSP21160外部总线在时序、数据总线排列顺序以及数据的传输方式上存在较大的差异，可采用可编程逻辑器件（ＣＰＬＤ或ＦＰＧＡ）来实现。 ２ 电路板的设计 ＡＤＳＰ２１１６０ADSP21160的工作频率达到１００ＭＨｚ，信号边沿的上升时间和下降时间小于１ｎｓ，由这样的高速器件构成的高速、复杂电子系统给印刷电路板ＰＣＢ的设计提出了严格的要求。在低速数字系统中无需考虑的信号延迟、反射、串扰及电磁兼容性等一系列信号完整性问题，对高速数字系统工作可靠性和稳定性的影响正在变得越来越严重。ＡＤＳＰ２１１６０ADSP21160采用４００个焊球（２０×２０阵列）的ＢＧＡ封装，管脚密度很大，这给电路板的布局布线、电源与地的去耦增加了困难。因此在信号处理板的设计中必须对信号传输以及信号质量等方面的信号完整性问题加以认真地研究，并且采用高速电路设计方法进行电路设计，这样才能保证设计质量。 进行高速电路设计时，良好的印刷电路板层叠结构和板层定义及精心的布局布线，可有效地控制信号线的阻抗，降低信号的反射，使得大部分信号线的串扰被控制在允许的范围内，满足信号完整性的要求。而电路板上仍然存在信号完整性问题的信号线可通过终端阻抗匹配予以解决。在本设计中，根据所选电路板形ＶＭＥ６Ｕ板、ＡＤＳＰ２１１６０ADSP21160信号线的密集程度和信号完整性的约束条件，采用了如表２所示的层叠结构，信号层与地层或电源层相邻，地层和电源层紧靠，层叠基本对称平衡，可获得较好的信号完整性环境。 选定合理的层叠结构后，电路板还应具有合理的布局布线，设计者可利用自己的设计经验和正确使用ＥＤＡ软件寻找可满足设计规则的布局。在布线的过程中，可制订如下合理的布线规则：
保证同一布线层互连线阻抗一致，同一布线层的线宽一般也应相等； 在优化布局的基础上，尽量缩短高速信号线的走线长度，保证控制信号延时的一致性； 相邻布线层的信号线的总体走向应该互相垂直，在同一布线层上尽量使高速信号线与其它平行信号线间距拉大，平行长度缩小； 在布线密度方面，要求低速信号的布线密度可以相对大，而高速信号的布线密度应尽量小，使电路板的布线密度基本平衡，布线密度过大不利于减小信号间的串扰； 应尽可能减少过孔的使用和直角走线，过孔和直角走线对于传输线来讲都是阻抗不连续点，会产生信号反射，从而破坏信号的完整性。 在实际设计工作中，能够通过优化布局布线等工作解决的信号完整性问题一般都不采用端接方法解决，因为一般高速电路都设计得非常紧凑，应尽量少增加元器件数量从而减少功耗和电路板面积。但对信号完整性问题比较严重的信号线应采用端接方法予以解决。当信号频率为１００ＭＨｚ时，图２是在没有解决信号完整性问题前信号处理板上的电路网络ＮｅｔＵ３＿２的信号波形畸变情况和因ＮｅｔＵ３＿２与ＮｅｔＵ３＿４间相互串扰而对ＮｅｔＵ３＿４的影响情况，图３是对ＮｅｔＵ３＿２ 和ＮｅｔＵ３＿４采用端接方法后的情况，可见信号波形得到了明显改善，同时信号间串扰也得到了很好的抑制。
| |||||||||||||||||
