在通信系统的设计中，通常会碰到倍频器和分频器电路的设计问题，分频器有许多芯片可以使用，且设计比较简单。而倍频器的设计则要复杂得多。它没有专门的芯片可以采用，因而需要用到锁相环电路和压控振荡电路。同时采用分离元件设计的锁相环电路不仅电路复杂，而且对于高频来说，电路的锁相也不准确，因而产生的频率也不稳定。
而用TLC2934来设计电路便可以解决上述问题，该芯片把VCO和PLL集成在一个芯片内，而且既可分开使用，也可以结合起来组成一个倍频器电路，同时它的频率范围也较宽(最高可达130MHz)，且十分稳定，因此，在设计较高频率的倍频器时，TLC2934是最佳选择。
TLC2934是TI公司最新开发的锁相环(PLL)芯片，它主要由一个压控振荡器(VCO)和边沿触发的相频检测器(PDF)组成。它的内部压控振荡器能够在低电压下起振，从而产生高稳定、宽范围的振荡电压，电压范围可从10MHz～130MHz，而且只需外接一个偏置电阻，因此使用比较方便。其内部相频检测器通过外接参考频率和压控振荡器产生的频率经外部分频后，再利用其分频的比相即可达到相位锁定的目的。图1所示是其原理框图，该芯片的主要性能特点如下：
采用14脚PSO封装。
2．2引脚功能
TLC2934采用14脚塑料封装形式，各引脚具体功能如下：
1脚(LOGIC VDD)：电源电压输入端，为了减?li>詈希玫缭从Ω煤湍诓縑CO供电电源分开；
2脚(SELECT)：二分频选择输入端，当此端为低电平时，直接输出VCO频率；而当其为高电平时，其输出经二分频后的VCO频率；
3脚(VCO OUT)：VCO输出端，当VCO INHIBIT输人为高电平时，该端输出为低电平；
4、5脚(FIN-A、FIN-B)：PFD频率信号输入端，用于分别输入参考频率和VCO OUT经外部分频后的频率信号；
6脚(PFD OUT)：PFD输出端，当PFD INHIBIT输人为高电平时，此输出为高阻状态；
7脚(LOGIC GND)：逻辑地；
8脚(TEST)：测试端口，用于产品测试，使用时接地。
9脚(PFD INHIBIT)：PFD INHIB-TI信号输入端口；
10脚(VCO INHIBIT)：VCO INHIBIT信号输入端口；
11脚(VCO GND)：内部VCO接地端；
12脚(VCO IN)：VCO控制电压输入端口，通常此端外接LPF。
13脚(RBIAS)：偏置电阻接人端口，改变此端和VCO GND之间的偏置电阻值可改变VCO振荡频率，具体对应关系见表1所列。
14脚(VCO VDD)：内部VCO供电电源，为减?li>詈希Ω煤蚅OGIC VDD分开。
3 基于LTC2934的18频电路
图2所示是采用TLC2934设计的18倍频电路，该电路有两路并行数据，每路为8位数据，数据速率为4Mbit／s，需要通过光纤传送出去，众所周知，光纤传输系统的传输速率是较高的，而且需要把并行数据变成串行数据，其最少需要的串行速率为2×4×8=64Mbit／s，而在本设计中，如果以每两路数据作为一个子帧，再加上帧同步码等开销后，设计在光纤中的串行速率为72Mbit／s。
如果并行数据自带同步信号，则同步信号时钟应为4MHz，而在光纤中的位同步时钟为72MHz，为了使两个同步时钟同源，就需要设计一个18倍频器，以便将4MHz时钟变成18MHz，如果采用传统的锁相环来设计倍频器电路，由于频率较高，其电路将比较复杂，而且在稳定性与相位差等方面也很难达到要求，同时调试也比较麻烦，而采用TLC2934芯片则可以很容易地设计出18倍频器。
具体设计时，应首先选择偏置电阻，由于输出频率为72MHz，根据表1可选择RBIAS为2．4kΩ；其次，应设置SELECT信号，由于不需要二分频输出，因此SELECT应为低电平。
第三步就是设定VCO输出频率信号了，应该说明：该信号除作为倍频输出外，还应该经过18分频后作为PFD的比较信号，这在设计时可采用可编程逻辑器件来实现。
另外，在设计中，还应注意将VCO电源和逻辑电源分开，否则可能会由于相互耦合而造成振荡频率的不稳，从而出现毛刺。
4 结束语
TLC2934是将压控振荡器和锁相环电路集成在一起的小型芯片，它既可单独作为压控振荡器和锁相环来使用，也可综合起来构成一个倍频器电路。本文采用TLC2934芯片设计的18倍频器电路具有结构简单，性能稳定的特点，同时可将其用于光纤通信系统中作为位同步时钟，以取得更加良好的效果。
上载库存 
